

PATENT Attorney Docket No. 2887.0261

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re	Application of:)
TOMOHIRO SAITO		<i>)</i>)
Application No.: 10/730,903) Group Art Unit: 2811
Filed:	December 10, 2003) Examiner: Unknown
For:	SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME)))

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

CLAIM FOR PRIORITY

Sir:

Under the provisions of Section 119 of 35 U.S.C., Applicant hereby claims the benefit of the filing date of Japanese Patent Application Number 2002-358248, filed December 10, 2002, for the above identified United States patent application.

In support of Applicant's claim for priority, a certified copy of the priority application is filed herewith.

Respectfully submitted,

FINNEGAN, HENDERSON, FARABOW, GARRETT & DUNNER, L.L.P.

Dated:

Bv:

Richard V. Burguijar

Reg. No. 31,744

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月10日

出 願 番 号

Application Number:

特願2002-358248

[ST.10/C]:

[JP2002-358248]

出 願 人 Applicant(s):

株式会社東芝

2003年 1月10日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

13739601

【提出日】

平成14年12月10日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/3205

H01L 21/60

【発明の名称】

半導体装置及び半導体装置の製造方法

【請求項の数】

14

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】

齋藤友博

【特許出願人】

【識別番号】

000003078

【住所又は居所】 東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】

吉 武 贀 次

【選任した代理人】

【識別番号】

100088889

【弁理士】

英 【氏名又は名称】 橘 俊

【選任した代理人】

【識別番号】

100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和 【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉

元

弘

【選任した代理人】

【識別番号】

100103263

【弁理士】

【氏名又は名称】 川

康

【手数料の表示】

【予納台帳番号】

087654

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及び半導体装置の製造方法

【特許請求の範囲】

【請求項1】

半導体基板上の第1の領域に第1のパターンを形成し、

前記半導体基板上の第1の領域とは異なる領域に第2のパターンを形成し、

前記第1及び第2のパターンを覆うように層間絶縁膜を堆積し、

前記層間絶縁膜上にフォトレジスト膜を形成し、

前記フォトレジスト膜に、フォトマスクのデバイスパターンが前記第1のパターンに対応し、前記フォトマスクの位置合わせ用のマークが前記第2のパターンに対応するよう、ステッパ露光及び現像処理を行って、フォトレジストパターンを形成し、

前記フォトレジストパターンを用いて前記第1及び第2のパターン上における 前記層間絶縁膜を選択的にエッチング除去し、

前記フォトレジストパターンを除去した後、前記層間絶縁膜を平坦化処理して、前記第1及び第2のパターンの表面を露出させる半導体装置の製造方法。

【請求項2】

前記層間絶縁膜を化学機械研磨によって平坦化処理することを特徴とする請求 項1に記載の半導体装置の製造方法。

【請求項3】

前記フォトマスクには、合わせずれ検査用ターゲット形成用マークが形成されており、前記層間絶縁膜の堆積工程前に、前記合わせずれ検査用ターゲット形成用マークに対応させて前記第2のパターンを形成しておくことを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】

前記平坦化処理の後、前記第1のパターンを除去し、前記第1のパターンの除去後の溝に、第3のパターンを埋め込み形成することを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。

【請求項5】

前記第3のパターンとしてトランジスタのゲート電極を埋め込み形成すること を特徴とする請求項4に記載の半導体装置の製造方法。

【請求項6】

前記層間絶縁膜の堆積前に、前記第1のパターンをマスクとして、前記半導体 基板に不純物を打ち込んで前記トランジスタのソース・ドレイン領域を形成する ことを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項7】

前記第1のパターンの除去工程と同一工程において前記第2のパターンを除去した後、前記第2のパターンの除去後の溝に、前記第3のパターンと同一の材料を埋め込むことを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項8】

前記第1のパターンと前記第2のパターンとを同一工程により同一材料を用いて形成することを特徴とする請求項1乃至7のいずれかに記載の半導体装置の製造方法。

【請求項9】

前記第2のパターン上のフォトレジストパターンは、略十字形の平面パターン を有することを特徴とする請求項1乃至8のいずれかに記載の半導体装置の製造 方法。

【請求項10】

半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半 導体基板のターゲット領域にディッシング防止パターンを形成し、

前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶 縁膜を形成し、

前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクのデバイスパターンが前記ダミーゲート電極に対応し、前記フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークが前記ディッシング防止パターンに対応するよう、ステッパ露光及び現像処理することにより、フォトレジストパターンを形成し、

前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッ

シング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、

前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、

前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成する、

ことを特徴とする半導体装置の製造方法。

【請求項11】

半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半 導体基板のターゲット領域にディッシング防止パターンを形成し、

前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように窒化膜 を形成して、前記ダミーゲート電極の両側に窒化膜を含む側壁を形成し、

全面に層間絶縁膜を形成し、

前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクのデバイスパターンが前記ダミーゲート電極に対応し、前記フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークが前記ディッシング防止パターンに対応するよう、ステッパ露光及び現像処理することにより、フォトレジストパターンを形成し、

前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、

前記フォトレジストパターンを除去した後、前記層間絶縁膜及び前記窒化膜を 化学機械研磨して、前記ダミーゲート電極及び前記ディッシング防止パターンの 表面を露出させ、

前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成する、

ことを特徴とする半導体装置の製造方法。

【請求項12】

半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半 導体基板のターゲット領域にディッシング防止パターンを形成し、

前記ディッシング防止パターンを選択的にエッチングしてパターン溝を形成し

前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶縁膜を堆積して前記パターン溝に層間絶縁膜を埋め込むことにより、前記ディッシング防止パターンにフォトマスクとの位置合わせ用のターゲットを形成し、

前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクのデバイスパターンが前記ダミーゲート電極に対応し、前記フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークが前記ディッシング防止パターンに形成された前記ターゲットに対応するよう、ステッパ露光及び現像処理することにより、フォトレジストパターンを形成し、

前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、

前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、

前記ダミーゲート電極を除去して、前記ゲート溝にゲート電極を形成する、 ことを特徴とする半導体装置の製造方法。

【請求項13】

半導体素子が形成された第1の領域と、フォトマスクとの位置合わせ用ターゲットが形成された第2の領域とを有する半導体基板を備えた半導体装置であって

前記第1の領域上に形成された第1のパターンと、

前記第2の領域上に形成された第2のパターンと、

前記第1及び第2のパターンの周囲に形成された表面の平坦な層間絶縁膜と、

前記第2のパターンの周辺であって且つ前記半導体基板の内部に形成され位置 合わせ用ターゲットと、

を備えることを特徴とする半導体装置。

【請求項14】

前記第1のパターンは配線であることを特徴とする請求項13に記載の半導体 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及び半導体装置の製造方法に関する。

[0002]

【従来の技術】

例えば、メタルゲートトランジスタは、特開平4-123439に記載のダマシンゲート電極の形成プロセスを用いて製造することができる。

[0003]

図23(a)~図23(c)は、従来のダマシンゲートトランジスタの製造工程の一部を示す断面図である。

[0004]

図23 (a) に示すように、まず、素子分離膜としてのSTI(Shallow Trenc h Isolation)32を形成したシリコン基板31上に酸化膜33を介してダミーゲート電極34a、34bを形成する。このダミーゲート電極34bの図中横方向の幅は、ダミーゲート電極34aのそれよりも大きいものとして構成してある。次に、ダミーゲート電極34a、34bをマスクとしてシリコン基板31に不純物を打ち込み、ソース・ドレイン領域35a、35bを形成する。次に、ダミーゲート電極34a、34bを覆うように、例えば酸化膜である層間絶縁膜36を堆積する。

[0005]

次に、図23(b)に示すように、層間絶縁膜36を化学機械研磨(CMP: Chemical Mechanical Polishing)を用いて平坦化し、ダミーゲート電極34a、34bの表面を露出させる。

[0006]

次に、図23(c)に示すように、ダミーゲート電極34a、34bを、例えば、ケミカル・ドライ・エッチング(CDE: Chemical Dry Etching)等によりエッチング除去して、ゲート溝37a、37bを形成する。この後、ゲート溝37a、37bに、ゲート電極としての金属(図示せず)を埋め込み形成する。

[0007]

【特許文献1】

特開平12-294557号公報

【特許文献2】

特開平4-123439号公報

[0008]

【発明が解決しようとする課題】

しかし、このようなダマシンゲート電極の形成プロセスでは、図23(a)に示すように、ダミーゲート電極34b上の層間絶縁膜36が、ダミーゲート電極34a上に比べて広い範囲で堆積する。このため、CMPにおいて、ダミーゲート電極34b上の研磨速度は、ダミーゲート電極34a上よりも遅くなり、CMP終了時において、図23(b)に示すように、ダミーゲート電極34b上に、研磨残り36b'が生じる。このため、図23(c)に示すように、ダミーゲート電極34bをエッチング除去しようとしても、残留した層間絶縁膜36'がストッパとなってエッチングを進めることができない。そこで、CMPをより長い時間行うことによって、ダミーゲート電極34b上の層間絶縁膜36'を予め確実に除去することも考えられる。しかし、CMPの時間を長くすると、ダミーゲート電極のないフィールドにおける層間絶縁膜36がオーバーポリッシングされて、必要以上に薄くなってしまう。

[0009]

このダミーゲート電極34b上における研磨残りの問題を回避するためには、後に詳述する図24(a)及び図24(b)に示すように、CMP工程に先だって、ダミーゲート電極34b上における層間絶縁膜36の一部を選択的にエッチング除去しておくことが考えられる。このような方法によれば、図24(b)に示すように、ダミーゲート電極34a上とダミーゲート電極34b上とでのポリッシング速度が同程度になり、ポリッシングが全体に均等に実施されることとなる。従って、前述したオーバーポリッシングの問題は生じない。ところが、この方法によると、いわゆるディッシングの問題を引き起こしてしまう。以下、これについて詳しく述べる。

[0010]

図24(a)~図24(c)、図25(a)及び図25(b)は、上述した方法によりダマシンゲート電極を形成するプロセスを示す工程別断面図である。

[0011]

図中左側の領域 A 1 は、このダマシンゲート電極等のデバイスを形成するデバイス形成領域を示す。図中右側の領域 A 2 は、例えば、位置合わせ用ターゲットや合わせずれ検査用ターゲットを形成するターゲット領域を示す。ここで、A 3 は、いわゆるマーク領域を示す。このマーク領域 A 3 は、リソグラフィ工程においてフォトマスクと基板との位置合わせをするときに、レチクル(フォトマスク)の位置合わせ用マークあるいは合わせずれ検査用ターゲット形成用マークに対応するフォトレジスト膜の領域である。これは、このフォトマスクを用いた露光のときに、このフォトマスクの位置合わせ用マーク等のパターンが転写されたフォトレジスト膜の領域である。

[0012]

以下、このダマシンゲート電極の形成プロセスについて詳しく述べる。

[0013]

まず、図24(a)に示すように、素子分離膜としてのSTI32及び位置合わせ用のターゲット40(1)(2)(3)等を予め形成した基板31上に、酸化膜33を熱酸化等で形成した後、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極34a、34bをイオン注入マスクとして不純物をイオン注入し、拡散させて、ソース・ドレイン領域35a、35bを形成する。次いで、ダミーゲート電極34a、34bを覆うように、シリコン酸化膜等の層間絶縁膜36を堆積する。次に、フォトレジスト膜をスピンコート法等により形成し、リソグラフィ技術を用いて、層間絶縁膜36を選択的にエッチング除去するためのフォトレジスト膜38のパターンを形成する。

[0014]

このフォトレジスト膜38のパターンを形成する工程についてより詳しく述べれば以下の通りである。

[0015]

まず、形成すべきパターンが形成されたフォトマスク(図示せず)と基板との位置合わせをする。この位置合わせは、フォトマスクに形成された位置合わせ用のマークと、基板31のターゲット領域A2に形成されたターゲット40(2)等との位置を合わせることによって行う。この位置合わせ状態において露光を行い、さらに、現像処理をする。これにより、ダミーゲート電極34b上の層間絶縁膜36を選択的に除去するためのレジスト膜のパターンが形成される。この露光及び現像処理等によって、ターゲット領域A2においては、当然に、上記位置合わせ用のマークのパターンに対応したレジスト膜のパターン(CMP補助マスク)39も形成される。このCMP補助マスク39の平面図を図26に示す。図26のDーD線におけるCMP補助マスク39の断面が、図24(a)のCMP補助マスク39として示される。

[0016]

次に、図24(b)に示すように、フォトレジスト膜38を用いて、ダミーゲート電極34b上の層間絶縁膜36をRIE等の異方性エッチングによって選択的に除去する。このとき、当然に、マーク領域A3の下側の層間絶縁膜36も選択的にエッチングされ、層間絶縁膜36がエッチング除去された後には、シリコン基板31(又は酸化膜33)が露出する。

[0017]

次に、図24(c)に示すように、層間絶縁膜36をCMPによって平坦化して、ダミーゲート電極34a、34bの表面を露出させる。

[0018]

次に、図25(a)に示すように、露出したダミーゲート電極34a、34b をエッチング除去して、ゲート溝42a、42bを形成する。

[0019]

この後、図25(b)に示すように、シリコン基板31の表面に露出した酸化膜30をエッチング除去した後、例えば酸化物によるゲート絶縁膜50をエッチング除去後のシリコン基板31上に形成し、ゲート溝42a、42bに、ポリシリコン又はメタル等を埋め込んで、ゲート電極43a、43bを形成する。

[0020]

しかしながら、上述のCMP工程(図24(c))では、マーク領域A3の直下のシリコン基板31の一部の他、マーク領域A3の周辺部における層間絶縁膜36の一部もポリッシングされてしまう。つまり、マーク領域A3の周辺部における層間絶縁膜36のパターン(膜厚)が変動してしまう。これをディッシング41と称する。層間絶縁膜36の膜厚が変動すると、例えば、層間絶縁膜36の上に別の層を形成する工程等において、位置合わせターゲットとして例えばターゲット40(1)(3)等を用いる場合に、これらのターゲット40(1)(3)等の読み取り誤差が大きくなったりする。ターゲット40(1)(3)等の読み取り誤差が大きくなれば、基板上における各層間での合わせズレ等を引き起こす危険性も増大する。

[0021]

本発明は、上記問題点に鑑みてさなれたものであり、その目的は、マーク領域の周辺部における層間絶縁膜のディッシングが低減された半導体装置及びその製造方法を提供することにある。

[0022]

【課題を解決するための手段】

本発明の半導体装置の製造方法は、半導体基板上の第1の領域に第1のパターンを形成し、前記半導体基板上の第1の領域とは異なる領域に第2のパターンを形成し、前記第1及び第2のパターンを覆うように層間絶縁膜を堆積し、前記層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜に、フォトマスクのデバイスパターンが前記第1のパターンに対応し、前記フォトマスクの位置合わせ用のマークが前記第2のパターンに対応するよう、ステッパ露光及び現像処理を行って、フォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記第1及び第2のパターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を平坦化処理して、前記第1及び第2のパターンの表面を露出させるものとして構成される。

[0023]

また、本発明の半導体装置の製造方法は、半導体基板のデバイス形成領域にダ

ミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように層間絶縁膜を形成し、前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークを前記ディッシング防止パターンに対応させて、露光及び現像処理することにより、前記ダミーゲート電極上における前記層間絶縁膜を選択的にエッチング除去するためのフォトレジストパターン、及び前記マークに対応したフォトレジストパターンを形成し、前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記ダミーゲート電極を除去して、ゲート電極を埋め込み形成するものとして構成される。

[0024]

また、本発明の半導体装置の製造方法は、半導体基板のデバイス形成領域にダミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシング防止パターンを形成し、前記ダミーゲート電極及び前記ディッシング防止パターンを覆うように第1の窒化膜を形成し、前記ダミーゲート電極の両側に窒化膜を含む側壁を形成し、全面に層間絶縁膜を形成し、前記層間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクにおける位置合わせ用マーク若しくは合わせずれ検査用ターゲット形成用マークを前記ディッシング防止パターンに対応させて、露光及び現像処理することにより、前記ダミーゲート電極上における前記層間絶縁膜を選択的にエッチング除去するためのフォトレジストパターン及び前記マークに対応したフォトレジストパターンを形成し、前記フォトレジストパターンを用いて、前記ダミーゲート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜及び前記第1の窒化膜を化学機械研磨して、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記ダミーゲート電極及び前記ディッシング防止パターンの表面を露出させ、前記

れる。

[0025]

また、本発明の半導体装置の製造方法は、半導体基板のデバイス形成領域にダ ミーゲート電極を形成すると共に、前記半導体基板のターゲット領域にディッシ ング防止パターンを形成し、前記ディッシング防止パターンを選択的にエッチン グしてパターン溝を形成し、前記ダミーゲート電極及び前記ディッシング防止パ ターンを覆うように層間絶縁膜を堆積して、前記パターン溝に層間絶縁膜を埋め 込むことにより、フォトマスクとの位置合わせ用のターゲットを形成し、前記層 間絶縁膜上にフォトレジスト膜を形成した後、フォトマスクにおける位置合わせ 用マーク若しくは合わせずれ検査用ターゲット形成用マークを前記ディッシング 防止パターンに形成された前記ターゲットに対応させて、露光及び現像処理する ことにより、前記ダミーゲート電極上における前記層間絶縁膜を選択的にエッチ ング除去するためのフォトレジストパターン及び前記マークに対応したフォトレ ジストパターンを形成し、前記フォトレジストパターンを用いて、前記ダミーゲ ート電極及び前記ディッシング防止パターン上における前記層間絶縁膜を選択的 にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁 膜を化学機械研磨によって平坦化して、前記ダミーゲート電極及び前記ディッシ ング防止パターンの表面を露出させ、前記ダミーゲート電極を除去して、前記ゲ ート溝にゲート電極を埋め込み形成するものとして構成される。

[0026]

本発明の半導体装置は、半導体素子が形成された第1の領域と、フォトマスクとの位置合わせ用ターゲットが形成された第2の領域とを有する半導体基板を備えた半導体装置であって、前記第1の領域上に形成された第1のパターンと、前記第2の領域上に形成された第2のパターンと、前記第1及び第2のパターンの周囲に形成された表面の平坦な層間絶縁膜と、前記第2のパターンの周辺であって且つ前記半導体基板の内部に形成された位置合わせ用ターゲットと、を備えたものとして構成される。

[0027]

【発明の実施の形態】

以下、図面を参照しながら、本発明の実施の形態について説明する。

[0028]

(第1の実施の形態)

本実施の形態では、マーク領域の周辺部における層間絶縁膜のディッシングを防ぐための基本的な原理を示す形態を図面を用いて説明する。

[0029]

図1 (a) ~図1 (c)、図2 (a) 及び図2 (b)、図3 (a) 及び図3 (b)、図4 (a) 及び図4 (b) は、本発明の第1の実施形態を用いてダマシンゲートトランジスタを製造する工程を示す工程別断面図である。

[0030]

これらの図1(a)~図4(b)において、図中左側の領域A1は、ダマシンゲートトランジスタ等のデバイスを形成するデバイス形成領域A1を示す。図中右側の領域A2は、フォトマスク(レチクル)との位置合わせ用ターゲットや合わせずれ検査用ターゲット等を形成するターゲット領域を示す。

[0031]

以下、このダマシンゲートトランジスタの製造工程について説明する。

[0032]

まず、図1 (a)に示すように、素子分離膜としてのSTI(Shallow Trench Isolation) 7 a を形成したシリコン基板1のデバイス形成領域A1に、バッファ酸化膜7bを熱酸化等により形成した後、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極(第1のパターン)3 a、3bを形成する。このとき、ターゲット領域A2のマーク領域A3(図2(a)参照)の下方には、マーク領域A3の周辺部における層間絶縁膜4のディッシングを防ぐためのダミーゲート電極(ディッシング防止パターン、第2のパターン)3cを形成する。ダミーゲート電極3bの図中横方向の幅はダミーゲート電極3aのものよりも大きくしてある。

[0033]

上述のマーク領域A3は、リソグラフィ工程においてフォトマスクと基板との 位置合わせをするときに、フォトマスクの合わせずれ検査用ターゲット形成用マ - クあるいは位置合わせ用マークに対応するフォトレジスト膜の領域をいう。これは、このフォトマスクを用いた露光のときに、このフォトマスクの位置合わせ用マーク等のパターンが転写されるフォトレジスト膜の領域である。

[0034]

続いて、ダミーゲート電極3 a、3 bをイオン注入マスクにして半導体基板1 に不純物を打ち込み、拡散させて、ソース・ドレイン領域8 a、8 bを形成する

[0035]

次に、図1(b)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3cを覆うように、層間絶縁膜4を堆積する。

[0036]

次に、図1 (c)に示すように、層間絶縁膜4の全面にフォトレジスト膜5を スピンコート法等により形成する。

[0037]

次に、図2(a)に示すように、フォトマスク(図示せず)と基板との位置合わせを行ってステッパ露光及び現像処理を行い、フォトマスクのデバイスパターンを、大面積のダミーゲート電極3b上におけるフォトレジスト膜に形成する。このフォトマスクと基板との位置合わせは、フォトマスクの合わせずれ検査用ターゲット形成用マークあるいは位置合わせ用マークをディッシング防止パターン3cに対応させた状態とする。従って、上述の露光及び現像処理において、ディッシング防止パターン(ダミーパターン)3cの上方においては、当然に、フォトマスクの合わせずれ検査用ターゲット形成用マーク若しくは位置合わせ用マークに対応するフォトレジスト膜のパターン(CMP補助マスク)6が形成される。このCMP補助マスク6及びマーク領域A3の平面図を図5に示す。図5に示すように、CMP補助マスク6は、略十字形の平面パターンを有している。図5のA-A線におけるCMP補助マスク6の断面が、図2(a)のCMP補助マスク6に対応する。

[0038]

次に、図2(b)に示すように、フォトレジスト膜5及びСMP補助マスク6

を用いて、層間絶縁膜4を、異方性エッチングである、例えば反応性イオン・エッチング (RIE:Reactive Ion Etching)を行って、選択的に除去する。

[0039]

次に、図3(a)に示すように、エッチングに用いられた、フォトレジスト膜 5及びCMP補助マスク6を取り除く。

[0040]

次に、図3(b)に示すように、層間絶縁膜4を化学機械研磨(CMP:Chem ical Mechanical Polishing)して平坦化することにより、ダミーゲート電極3 a、3b及びディッシング防止パターン3cの表面を露出させる。このとき、層間絶縁膜4のCMPは全体に均等に行われるので、ダミーゲート電極3b及びディッシング防止パターン3c上におけるポリッシング残りは可及的に低減される

[0041]

次に、図4(a)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3c、及びそれらの下側におけるバッファ酸化膜7bをエッチング除去し、ゲートゲート溝9a、9b、9cを形成する。

[0042]

次に、図4(b)に示すように、ゲート溝9a、9b、9cの底側に露出したシリコン基板1の表面に酸化物等によるゲート絶縁膜20を形成する。そして、ゲート溝9a、9b、9c内にゲート電極10a、10b(第3のパターン)及びゲート電極10cを埋め込み形成する。具体的には、ゲート電極となる金属材料をゲート溝9a、9b、9cを埋め込むように堆積した後、この金属材料をCMPによって平坦化することにより、ゲート電極10a、10b、10cを形成する。但し、ゲート溝9cには、目的に応じて他の材料を埋め込むようにしてもよい。

[0043]

以上のように、本実施の形態によれば、層間絶縁膜の形成工程の前に、マーク 領域の下方にディッシング防止パターンを形成しておくようにしたので、層間絶 縁膜の堆積後にこの層間絶縁膜をCMPしても、マーク領域の周辺部における層 間絶縁膜のディッシングを生じさせることはない。つまり、マーク領域の周辺部 におけるパターンへの影響を可及的に低減しつつ、ダマシンゲート電極を層間絶 縁膜に埋め込み形成することができる。

[0044]

なお、マーク領域の下方に形成するディッシング防止パターンのパターン(ダミーパターン)の形状はフォトレジスト膜のパターニング処理を行うスキャナ(露光装置)のアライメント仕様に応じた位置合わせマークを有するマスクを用いることで、本実施の形態で示した十字状の形状以外の形状も有し得る。

[0045]

(第2の実施の形態)

本実施の形態では、第1の実施の形態をより具体的に適用した場合について説明する。即ち、シリコン基板のターゲット領域に形成されている位置合わせ用ターゲットに、フォトマスクに形成されている位置合わせ用マークを合わせて露光及び現像処理を行う工程を経てダマシンゲート電極を形成する場合に、マーク領域の周辺部のディッシングを防ぐ形態について説明する。

[0046]

図6(a)~図6(c)、図7(a)及び図7(b)、図8(a)及び図8(b)、図9(a)及び図9(b)は、本発明の第2の実施の形態を用いてダマシンゲートトランジスタを製造する工程を示す断面図である。

[0047]

以下、このダマシンゲートトランジスタの製造工程について説明する。

[0048]

まず、図6(a)に示すように、素子分離膜としてのSTI7a及び位置合わせ用のターゲット2(1)~(3)等を形成したシリコン基板1上に、バッファ酸化膜7bを熱酸化等により形成し、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極3a、3bを形成する。このとき、マーク領域A3(図7(a)参照)の下方には、ディッシング防止パターン3cを形成する。次いで、ダミーゲート電極3a、3bをイオン注入マスクにして不純物を打ち込み、拡散させて、ソース・ドレイン領域8a、8bを形成する。

[0049]

次に、図6(b)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3cを覆うように、層間絶縁膜4を堆積する。

[0050]

次に、図6(c)に示すように、層間絶縁膜4の全面にフォトレジスト膜5を スピンコート法等により形成する。

[0051]

次に、図7(a)に示すように、リソグラフィ技術を用いて、ダミーゲート電極3b上における層間絶縁膜4を選択的に除去するためのパターンを形成する。より詳しくは、例えば、フォトマスクの位置合わせ用のマークの一つと、マーク領域A3の下方に形成されたターゲット2(2)との位置合わせをした状態において、露光及び現像処理等する。このとき、当然に、フォトレジスト膜5のマーク領域A3においては、フォトマスクの位置合わせ用マークのパターンに対応てCMP補助マスク6が形成される。

[0052]

この後は、第1の実施の形態と同様の工程を経て、ダマシンゲートトランジスタを完成させる。

[0053]

即ち、図7(b)に示すように、フォトレジスト膜5及びCMP補助マスク6を用いて、ダミーゲート電極3b及びディッシング防止パターン3c上における層間絶縁膜4を選択的にエッチングする。

[0054]

次に、図8(a)に示すように、エッチングに用いられた、フォトレジスト膜 5及びCMP補助マスク6を除去する。

[0055]

次に、図8(b)に示すように、層間絶縁膜4をCMPにより平坦化して、ダミーゲート電極3a、3b及びディッシング防止パターン3cの表面を露出させる。

[0056]

次に、図9(a)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3c、及びそれらの下側におけるバッファ酸化膜7bを除去して、ゲート溝9a、9b、9cを形成する。

[0057]

次に、図9(b)に示すように、ゲート溝9a、9b、9cの底側に露出した シリコン基板1の表面にゲート絶縁膜20を形成する。そして、ゲート溝9a、 9b、9c内に、ゲート電極10a、10b、10cを埋め込み形成する。

[0058]

以上のように、本実施の形態によれば、層間絶縁膜の形成工程の前に、マーク 領域の下方にディッシング防止パターンを形成しておくようにしたので、層間絶縁膜の堆積後にこの層間絶縁膜のCMPを実施しても、マーク領域の周辺部における層間絶縁膜にディッシングを生じさせることはない。よって、例えば、後工程においてフォトマスクと基板との位置合わせのために図9(b)におけるターゲット2(1)、2(3)を用いる場合においても、上述のようにターゲット2(1)、2(3)上での層間絶縁膜のディッシングを防ぐようにしたので、これらのターゲット2(1)、2(3)を精度高く読み取ることができる。このようにターゲット2(1)、2(3)を精度高く読み取ることができるようにしたことで、基板上における各層の間での合わせずれ等を引き起こす可能性を低減することができる。

[0059]

(第3の実施の形態)

本実施の形態では、側壁部を備えたダマシンゲート電極を形成する場合に、マーク領域の周辺におけるディッシングを防ぐ形態について説明する。

[0060]

図10(a)~図10(c)、図11(a)及び図11(b)、図12(a)及び図12(b)、図13(a)及び図13(b)、図14(a)及び図14(b)は、本発明の第3の実施の形態を用いてダマシンゲートトランジスタを製造する工程を示す断面図である。

[0061]

以下、このダマシンゲートトランジスタの製造工程について説明する。

[0062]

まず、図10(a)に示すように、第1の実施の形態と同様にして、素子分離膜としてのSTI7aを形成したシリコン基板1上に、バッファ酸化膜7bを熱酸化等により形成して、ポリシリコンを堆積し、これをパターニングして、ダミーゲート電極3a、3b及びディッシング防止パターン3cを形成する。次いで、シリコン基板1に不純物を打ち込んで、ソース・ドレイン領域8a、8bを形成する。

[0063]

次に、図10(a)に示すように、ダマシンゲート溝の横幅を規定するためのシリコン窒化膜11を全面に形成する。

[0064]

次に、図10(b)及び図10(c)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3cの側壁部を形成する。より詳しくは、酸化膜をCVD法等により全面に堆積させ、酸化膜と窒化膜11をRIEでエッチバックし、図10(b)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3cのそれぞれの両側にシリコン酸化膜12を形成する。この後、シリコン窒化膜を堆積し、図10(c)に示すように、シリコン窒化膜13を形成する。

[0065]

この後は、第1の実施形態と同様の工程を経て、ダマシンゲートトランジスタ を完成させる。

[0066]

即ち、図11(a)に示すように、全面に亘って層間絶縁膜4を堆積する。

[0067]

次に、図11(b)に示すように、層間絶縁膜4の全面にフォトレジスト膜5をスピンコート法等により形成する。

[0068]

次に、図12(a)に示すように、リソグラフィ技術を用いて、ダミーゲート

電極3 b上の層間絶縁膜4 を選択的に除去するためのパターンを形成する。このとき、フォトレジスト膜5のマーク領域A3では当然にCMP補助マスク6が形成される。

[0069]

次に、図12(b)に示すように、フォトレジスト膜5及びCMP補助マスク6を用いて、ダミーゲート電極3b及びディッシング防止パターン3c上における層間絶縁膜4を選択的にエッチングする。

[0070]

次に、図13(a)に示すように、エッチングに用いられた、フォトレジスト 膜5及びCMP補助マスク6を除去する。

[0071]

次に、図13(b)に示すように、層間絶縁膜4をCMPにより平坦化して、 ダミーゲート電極3a、3b及びディッシング防止パターン3cの表面を露出さ せる。

[0072]

次に、図14(a)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3c、及びそれらの下側におけるバッファ酸化膜7bを除去して、ゲート溝9a、9b、9cを形成する。

[0073]

次に、図14(b)に示すように、ゲート溝9a、9b、9cの底側に露出したシリコン基板1の表面にゲート絶縁膜20を形成する。そして、ゲート溝9a、9b、9c内にゲート電極10a、10b、10cを埋め込み形成する。

[0074]

図15(a)及び図15(b)は、本発明をなす以前に実施していた、側壁部を備えたダマシンゲート電極を形成する工程の一部をターゲット領域A2において示したものである。図15(b)に示すように、マーク領域A3の周辺の層間 絶縁膜4にCMP工程においてディッシング41が形成され、マーク領域A3の周辺のパターンに影響を与えてしまっている。

[0075]

以上のように、本実施の形態によれば、側壁部を備えるダマシンゲート電極を 形成する場合においても、マーク領域の周辺における層間絶縁膜のディッシング を防ぐことができる。

[0076]

(第4の実施の形態)

本実施の形態では、ダミーゲート電極と同一層上においてターゲット領域にフォトマスクとの位置合わせ用ターゲットを形成し、且つ、この位置合わせ用ターゲットをフォトマスクとの位置合わせに用いた場合に、マーク領域の周辺におけるディッシングを防ぐ形態について説明する。

[0077]

図16(a)~図16(c)、図17(a)及び図17(b)、図18(a) 及び図18(b)、図19(a)及び図19(b)は、本発明の第4の実施の形態を用いてダマシンゲートトランジスタを製造する工程を示す断面図である。

[0078]

以下、このダマシンゲートトランジスタの製造工程について説明する。

[0079]

まず、図16(a)に示すように、STI7aを形成したシリコン基板1上に、バッファ酸化膜7bを介して、ダミーゲート電極3a、3b及びディッシング防止パターン3cを形成する。次いで、ダミーゲート電極3a、3bをマスクにしてシリコン基板1に不純物を打ち込み、ソース・ドレイン領域8a、8bを形成する。

[0080]

次に、図16(a)に示すように、リソグラフィ技術を用いて、フォトマスク との位置合わせ用のターゲットを形成するための溝パターン14をディッシング 防止パターン3cに形成する。

[0081]

次に、図16(b)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3cを覆うように、層間絶縁膜4を堆積する。このとき、ディッシング防止パターン3cの溝パターン14に層間絶縁膜4が埋め込まれて、位

置合わせ用のターゲット15が形成される(図20参照)。

[0082]

次に、図16(c)に示すように、層間絶縁膜4の全面にフォトレジスト膜5を形成する。

[0083]

次に、図17(a)に示すように、リソグラフィ技術を用いて、ダミーゲート電極3b上の層間絶縁膜4を選択的に除去するためのパターンを形成する。つまり、フォトマスクに形成されている位置合わせ用のマークの一つを、ディッシング防止パターン3cに形成されているターゲット15に合わせてフォトマスクと基板との位置合わせをする。この位置合わせ状態において露光し、さらに現像処理等する。このとき、図17(a)に示すように、フォトレジスト膜5のマーク領域A3には、フォトマスクの位置合わせマークに対応してCMP補助マスク16が形成される。このCMP補助マスク16を含むマーク領域A3の平面図を、図20に示す。図20のB-B線におけるCMP補助マスク16の断面が、図17(a)のCMP補助マスク16に対応する。

[0084]

この後は、第1の実施の形態と同等の工程を経て、ダマシンゲートトランジスタを完成させる。

[0085]

即ち、図17(b)に示すように、フォトレジスト膜5及びCMP補助マスク6を用いて、ダミーゲート電極3b及びディッシング防止パターン3c上における層間絶縁膜4を選択的にエッチングする。

[0086]

次に、図18(a)に示すように、エッチングに用いられた、フォトレジスト膜5及びCMP補助マスク16を除去する。

[0087]

次に、図18(b)に示すように、層間絶縁膜4をCMPにより平坦化して、 ダミーゲート電極3a、3b及びディッシング防止パターン3cの表面を露出させる。 [0088]

次に、図19(a)に示すように、ダミーゲート電極3a、3b及びディッシング防止パターン3c、及びそれらの下側におけるバッファ酸化膜7bを除去して、ゲート溝9a、9b、9cを形成する。

[0089]

次に、図19(b)に示すように、ゲート溝9a、9b、9cの底側に露出したシリコン基板1の表面にゲート絶縁膜20を形成する。そして、ゲート溝9a、9b、9c内に、ゲート電極10a、10b、10cを埋め込み形成する。

.[0090]

図21(a)~図21(d)は、本発明をなす以前に実施していた、ダマシンゲート電極を形成する工程の一部をターゲット領域A2において示したものである。

[0091]

図22は、図21(a)におけるターゲット43及びCMP補助マスク16を示す平面図である。図22のC-C線におけるターゲット43及びCMP補助マスク16の断面が、図21(a)のターゲット43及びCMP補助マスク16に対応する。

[0092]

図21 (d)に示すように、マーク領域A3の周辺の層間絶縁膜4にディッシング37が形成され、層間絶縁膜4のパターンに影響が与えられている。なお、この例では、図21 (a)に示すように、ターゲット(アライメントライン)43をいわゆるポジとして構成しているのに対し、本実施の形態では、図19 (b)に示すように反転パターンとして構成してある。

[0093]

以上のように、本実施の形態により、マーク領域の周辺における層間絶縁膜のディッシングを防ぐことができる。また、位置合わせ用のターゲットをディッシング防止パターンに埋め込むように形成したので、CMP工程を実施しても、この埋め込まれたターゲットが消失することはない。従って、後工程においても、この埋め込まれたターゲットを位置合わせのためにさらに用いることができる。

本発明は、上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。

[0094]

例えば、フォトマスクのマークに対応して形成されるCMP補助マスクの形状は、上記の実施の形態において示された形状に限定されるものではない。また、ダミーゲート電極と同一の層に形成されるダミーパターン(ディッシング防止パターン)の形状も、上記の実施の形態のものに限定されるものではない。

[0095]

また、位置合わせ・合わせずれ検査用のターゲットのパターンは、機械検査用のパターンの他、目視で検査するためのバーニアパターンも含まれる。

[0096]

また、本実施の形態は、ダマシンゲート電極を形成する場合だけでなく、STIや配線層等のデバイスパターンを形成する場合についても適用することができる。

[0097]

また、本実施の形態では、ダミーゲート電極を、多結晶シリコン膜のみからなる単層構造として構成したが、例えば、多結晶シリコン膜とシリコン窒化膜とによる2重構造として構成してもよい。

[0098]

また、本実施の形態では、ゲート溝に埋め込み形成するゲート電極をCMPを用いて形成したが、例えば、リソグラフィ技術及びRIE等の異方性エッチングを用いて形成してもよい。また、ゲート電極を、本実施の形態のように単一種類の金属だけで構成する必要はなく、複数の金属を混合及び反応させたものとして形成してもよい。また、基板上に形成する複数のゲート電極をすべて同一構造のものとして構成する必要はなく、複数種類のゲート電極を一枚の基板上に形成するようにしてもよい。

[0099]

また、本実施の形態では、ゲート絶縁膜として酸化膜を用いたが、ゲート絶縁 膜には酸化膜の他、堆積膜、高誘電体膜なども用いることができる。 [0100]

【発明の効果】

本発明により、マーク領域の周辺における層間絶縁膜のディッシングを低減することによって、基板上に積層される各層の間での合わせズレを低減させ、これにより、歩留を向上させることができる。

【図面の簡単な説明】

【図1】

図1 (a) ~図1 (c) は、本発明の第1の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。

【図2】

図2(a)及び図2(b)は、本発明の第1の実施の形態としての、図1(c)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図3】

図3 (a) 及び図3 (b) は、本発明の第1の実施の形態としての、図2 (b) に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図4】

図4 (a) 及び図4 (b) は、本発明の第1の実施の形態としての、図3 (b) に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図5】

図2(a)のマーク領域における平面図を示す。

【図6】

図6(a)~図6(c)は、本発明の第2の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。

【図7】

図7(a)及び図7(b)は、本発明の第2の実施の形態としての、図6(c)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図8】

図8(a)及び図8(b)は、本発明の第2の実施の形態としての、図7(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図9】

図9(a)及び図9(b)は、本発明の第2の実施の形態としての、図8(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図10】

図10(a)~図10(c)は、本発明の第3の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。

【図11】

図11(a)及び図11(b)は、本発明の第3の実施の形態としての、図10(c)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図12】

図12(a)及び図12(b)は、本発明の第3の実施の形態としての、図1 1(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。 【図13】

図13(a)及び図13(b)は、本発明の第3の実施の形態としての、図1 2(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図14】

図14(a)及び図14(b)は、本発明の第3の実施の形態としての、図1 3(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図15】

図15(a)及び図15(b)は、本発明の第3の実施の形態に対応する、本発明をなす以前に実施していた、側壁部を備えたダマシンゲート電極を形成する工程の一部を示す。

【図16】

図16(a)~図16(c)は、本発明の第4の実施の形態によりダマシンゲートトランジスタを製造する工程の途中までを示す断面図である。

【図17】

図17(a)及び図17(b)は、本発明の第4の実施の形態としての、図16(c)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図18】

図18(a)及び図18(b)は、本発明の第4の実施の形態としての、図1 7(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図19】

図19(a)及び図19(b)は、本発明の第4の実施の形態としての、図18(b)に続く、ダマシンゲートトランジスタの製造工程を示す断面図である。

【図20】

図17(a)のマーク領域における平面図を示す。

【図21】

図21(a)~図21(d)は、本発明の第4の実施の形態に対応する、本発明をなす以前に実施していた、ダマシンゲートトランジスタの製造工程の一部を示す断面図である。

【図22】

図21(a)のマーク領域における平面図を示す。

【図23】

図23(a)~図23(c)は、従来のダマシンゲートトランジスタの製造工程の一部を示す断面図である。

【図24】

図24(a)~図24(c)は、従来の別のダマシンゲートトランジスタの製造工程の途中までを示す断面図である。

【図25】

図25(a)及び図25(b)は、図24(b)に続く、従来の別のダマシンゲートトランジスタの製造工程を示す断面図である。

【図26】

図24(a)のマーク領域における平面図を示す。

【符号の説明】

1 シリコン基板


2(1)、2(2)、2(3) ターゲット

3 a、3 b ダミーゲート電極 (第1のパターン)


3 c ダミーゲート電極(第2のパターン、ディッシング防止パターン)

- 4 層間絶縁膜
- 5 フォトレジスト膜
- 6 CMP補助マスク
- 7 a STI
- 7 b バッファ酸化膜
- 8a、8b ソース・ドレイン領域
- 9 a、9 b、9 c ゲート溝
- 10a、10b ゲート電極(第3のパターン)
- 10c ゲート電極
- 11、13 シリコン窒化膜
- 12 シリコン酸化膜
- 15 ターゲット
- 16 CMP補助マスク


【書類名】 図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】












【図16】




【図17】




【図18】




【図19】




【図20】




【図21】





【図22】




【図23】








【図24】




【図25】



2 5

【図26】



【書類名】 要約書

【要約】

【課題】 マーク領域周辺の層間絶縁膜のディッシングを低減する。

【解決手段】 半導体基板上の第1の領域に第1のパターンを形成し、前記半導体基板上の第1の領域とは異なる領域に第2のパターンを形成し、前記第1及び第2のパターンを覆うように層間絶縁膜を堆積し、前記層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜に、フォトマスクのデバイスパターンが前記第1のパターンに対応し、前記フォトマスクの位置合わせ用のマークが前記第2のパターンに対応するよう、ステッパ露光及び現像処理を行って、フォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記第1及び第2のパターン上における前記層間絶縁膜を選択的にエッチング除去し、前記フォトレジストパターンを除去した後、前記層間絶縁膜を平坦化処理して、前記第1及び第2のパターンの表面を露出させる。

【選択図】 図1

1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝